神经元交叉阵列的存储技术设计空间探索与比较评估：器件电路非理想特性和系统精度
摘要：在存储器上运行的计算（IMC）利用突触交叉阵列对于深度神经网络实现高能效和集成密度是有前景的。为此，人们已经探索了各种CMOS和后CMOS技术作为有希望的突触器件候选，包括SRAM、ReRAM、FeFET、SOT-MRAM等。然而，这些技术各有优缺点，需要在突触阵列设计的背景下进行比较评估。为了实现公正的比较，该分析必须仔细优化每种技术，特别是为考虑到交叉阵列中的器件和电路非理想因素（如变异、导线电阻、驱动器/汇流阻抗等）的突触交叉设计进行优化。在这项工作中，我们对不同技术在7nm技术节点上的突触交叉阵列进行了全面的设计空间探索和比较评估，考虑到IMC的鲁棒性和系统精度。首先，我们基于基于物理模型的突触器件和互联的交叉层模拟流程，将不同技术集成到一起。其次，我们优化了既适用于技术的设计参数（如FeFET中的铁电厚度和SOT-MRAM中的MgO厚度），也适用于技术无关的设计参数（如输入编码和ON阻值）。我们的优化方法考虑了器件和电路级的非理想因素对每种技术的系统级精度的影响。最后，基于优化设计，我们对CIFAR-10数据集上的ResNet-20进行推理，并展示了由于其紧凑性、低泄漏和高ON/OFF电流比，基于FeFET的交叉阵列实现了最高的精度。
作者：Chunguang Wang, Jeffry Victor, and Sumeet K. Gupta
论文ID：2307.04261
分类：Emerging Technologies
分类简称：cs.ET
提交时间：2023-07-11