保护云端FPGA免受功耗侧信道攻击：基于迭代AES的案例研究
摘要：云场可编程门阵列 （FPGA）服务器将多租户化（multi-tenanting）纳入基础架构，以提高设备利用率和利润率等多种好处。然而，这一特性也使得这些服务器面临功耗侧信道（power side-channel, PSC）攻击的风险。这些攻击利用环振荡器（ring oscillator, RO）和时间至数字转换器（time-to-digital converter, TDC）等逻辑设计来测量安全关键电路（如高级加密标准，AES）的功耗。首先，现有的方法要求更高的最小痕迹披露（minimum traces for disclosure, MTD）。因此，在本文中，我们通过手动放置推断这些传感器的 FPGA 原语来提高基于 TDC 的传感器的灵敏度。这种改进有助于使用3.8K痕迹确定128位 AES 密钥。其次，现有的防御措施使用 RO 来防御 PSC 攻击。然而，亚马逊网络服务（Amazon Web Services, AWS）等云服务器会阻塞具有组合循环的设计。因此，我们提出了一种基于放置的防御方法。我们研究了（i）基于原语级的放置对 AES 设计的影响，以及（ii）与 AES 配套的附加逻辑对相关功耗分析（correlation power analysis, CPA）攻击结果的影响。我们的结果表明，AES 连同滤波器和/或处理器足以提供与现有防御措施相同或更好的安全性水平。
作者：Nithyashankari Gummidipoondi Jayasankaran, Hao Guo, Satwik Patnaik, Jeyavijayan (JV) Rajendran, and Jiang Hu
论文ID：2307.02569
分类：Cryptography and Security
分类简称：cs.CR
提交时间：2023-07-07