小型FPGA上数字记忆计算的硬件实现
摘要：数字记忆计算是冯·诺依曼计算范例之外的一种新型计算范例。其数字版本被设计用于高效解决组合优化问题，这些问题出现在科学和技术的各个领域中。先前，使用其常微分方程的软件模拟展示了数字记忆计算机（DMMs）的性能。在这里，我们首次提出了一种在低成本FPGA板上实现DMM算法的硬件实现。在这次演示中，我们实现了一个布尔可满足性问题求解器。为了优化硬件资源的使用，该算法被部分并行化。对目前实现的可扩展性进行了探索，并将我们基于FPGA的结果与在传统（冯·诺依曼）计算机上运行的Python代码的结果进行了比较，显示出解决时间提速了一到两个数量级。这个初始小规模实现被推测为最先进的FPGA板，预示着硬件实现DMMs相对于软件模拟的进一步优势。
作者：Dyk Chung Nguyen, Yuan-Hang Zhang, Massimiliano Di Ventra, and Yuriy V. Pershin
论文ID：2305.01061
分类：Emerging Technologies
分类简称：cs.ET
提交时间：2023-05-03