Intel Stratix 10 FPGA 在 HL-LHC 的 ATLAS 实验中用于轨迹重建的设计
摘要：高效率和高质量的重建带电粒子轨迹对于高亮度LHC上ATLAS实验的在线数据选择至关重要。我们开发了专用的定制硬件板和软件模拟来评估硬件跟踪触发系统的可行性。Pattern Recognition Mezzanine (PRM)是HTT系统的一部分，它通过使用关联存储器ASIC在硅探测器中识别轨迹候选项，并使用在Intel Stratix 10 MX FPGA上实现的线性算法选择和重建轨迹。高度并行化的FPGA设计充分利用了集成的高带宽内存。本文介绍了PRM板的FPGA设计。其功能在Intel Stratix 10 MX开发套件上经过了模拟和硬件测试的验证。
作者：A. Camplani, S. Dittmeier, A. Annovi, K. Axiotis, R. Beccherle, N. Biesuz, R. Brenner, S. D''ebieux, M. Ellert, P. Francavilla, P. Giannetti, K. Kordas, M. M{aa}rtensson, P. Mastrandrea, C. Noulas, J. Oechsle, M. Piendibene, R. Poggi, A. Sch"oning, A. Sfyrla, C. L. Sotiropoulou, J. Steentoft, T. Tsiakiris, S. Xella and J. Zin{ss}er
论文ID：2302.13609
分类：Instrumentation and Detectors
分类简称：physics.ins-det
提交时间：2023-07-05