基于FPGA的CMS ETL探测器升级读取芯片仿真器
摘要：CMS Endcap Timing Layer探测器升级的基于FPGA的读出芯片模拟器板介绍。该模拟器板采用Intel Cyclone 10 GX FPGA来模拟四个Endcap Layer读出芯片（ETROC）的数字功能。基于实际的ETROC设计，实现和验证了固件。该模拟器板用于ETROC数字设计验证和系统开发。
作者：L. Zhang, C. Edwards, D. Gong, X. Huang, J. Lee, C. Liu, T. Liu, T. Liu, J. Olsen, Q. Sun, J. Wu, J. Ye, W Zhang
论文ID：2302.01548
分类：Instrumentation and Detectors
分类简称：physics.ins-det
提交时间：2023-03-01