高分辨率时钟相移器电路用于ALTIROC
摘要：一种高分辨率的时钟相位调节器在ALTIROC芯片上实现，用于调整40 MHz、80 MHz或640 MHz的多个时钟的相位。相位调节器包括粗相位调节器和细相位调节器，以实现97.7 ps的步长和25 ns的可调范围。细延迟单元基于在640 MHz下工作的延迟锁定环（DLL）。相位调节器采用130 nm CMOS工艺制造。相位调节器的面积为725 um x 248 um。差分非线性（DNL）和积分非线性（INL）分别为+/-0.6 LSB和+/-0.75 LSB。从-25°C到20°C的抖动小于15.5 ps（均方根），包括来自FPGA时钟源和PLL的贡献。功耗为11.2 mW。
作者：X. Huang, C. de La Taille, D. Gong, C. Liu, T. Liu, M. Morenas, N. Seguin-Moreau, J. Ye, and L. Zhang
论文ID：2301.05756
分类：Instrumentation and Detectors
分类简称：physics.ins-det
提交时间：2023-02-08