基于可靠的TCAM内存和脑启发式超维度计算的硬件/软件协同设计
摘要：大脑启发式超维计算(HDC)持续受到瞩目。由于能够从少量数据中学习、轻量级实现和对错误的弹性，它成为传统机器学习方法的有希望的替代方案。然而，HDC与传统机器学习算法一样极度以数据为中心。内存计算正在迅速崛起，通过消除计算单元和存储单元之间的数据移动来克服冯·诺伊曼瓶颈。在这项工作中，我们研究并建模了不精确的内存计算硬件对HDC推理准确性的影响。我们的建模基于完全校准了英特尔测量数据的14纳米FinFET技术。我们首次准确地建模了基于SRAM和FeFET的内存计算中电压相关的错误概率。由于HDC对错误的弹性，可以减少底层硬件的复杂性，提供高达6倍的大量能量节省。SRAM的实验结果表明，由变异引起的错误的概率高达39%。尽管存在如此高的错误概率，推理准确性只受到轻微影响。这为探索新的权衡提供了机会。我们还证明了错误的弹性是应用相关的。此外，我们研究了在底层内存硬件使用新兴的非易失性FeFET器件而不是成熟的基于CMOS的SRAM时，HDC对错误的鲁棒性。我们证明，尽管错误概率更大，推理准确性仍然很高，同时可以获得大面积和功耗节省。总而言之，硬件/软件协同设计是实现基于内存的高效可靠的超维计算的关键，无论是传统的CMOS技术还是即将到来的新兴技术。
作者：Simon Thomann and Paul R. Genssler and Hussam Amrouch
论文ID：2202.04789
分类：Emerging Technologies
分类简称：cs.ET
提交时间：2023-04-27