放大隧道磁电阻比和通用STT-MRAM单元的模拟内存计算提案
摘要：基于一晶体管一磁隧穿透结 (MTJ) 自旋转移矩磁性RAM (STT-MRAM) 单元，本文演示了一种实现模拟IMC的新型隧穿磁电阻(TMR)比放大方法。通过设备-电路交互解决了此前关注的低TMR比和模拟计算非线性问题。在周边电路进行最少修改的同时实现了内存计算矩阵-向量乘法。采用反馈结构实现了电流镜以增强模拟计算的线性性和计算精度。该设计最大支持同时进行1024个2位输入和1位权重乘积累加 (MAC) 计算。2位输入通过输入脉冲（IN）的宽度表示，而1位权重存储在STT-MRAM中，并通过锁存获得x7500倍放大的TMR (m-TMR) 比。28纳米CMOS工艺和MTJ紧凑模型进行了仿真。与传统结构相比，积分非线性降低了57.6\%。使用2位输入、1位权重和4位输出的卷积神经网络 (CNN)，实现了9.47-25.4 TOPS/W效率。
作者：Hao Cai, Yanan Guo, Bo Liu, Mingyang Zhou, Juntong Chen, Xinning Liu, Jun Yang
论文ID：2110.03937
分类：Emerging Technologies
分类简称：cs.ET
提交时间：2021-10-11