从晶体管/互连建模到VLSI物理设计和神经网络预测的设备到系统性能评估
摘要：使用DevIce-to-System Performance EvaLuation (DISPEL)工作流程，我们可以综合考虑晶体管和互连建模、寄生元件提取、标准单元库特性化、逻辑综合、单元放置和布线以及时序分析等因素，评估新型CMOS技术的系统级性能。随着尺寸缩小，寄生阻抗和寄生电容的影响不断增加，单独优化元件的级别已经不足够，需要跨越器件、互连、电路和系统边界的全面评估和优化方法。DISPEL中的物理实现流程能够实现对VLSI系统中复杂线路和过孔的真实分析，并且可以捕捉到这些对芯片功耗、速度和面积的影响，而简单的电路模拟无法达到这一效果。为了演示DISPEL的使用，我们使用理论上的n型MoS2和p型黑磷(BP)平面场效应晶体管在预计的5纳米节点上实现了一个32位的商用处理器核心，并将其性能与硅FinFET进行了基准测试。虽然MoS2/BP FETs具有卓越的栅极控制功能，理论上可以将等频率能耗降低51%，但实际性能可能受源/漏接触电阻的限制。通过DISPEL生成的大量数据，我们使用神经网络训练了一个模型，通过晶体管和互连的特性作为输入特征来预测32位处理器核心的关键性能指标，而无需进行耗时的物理实现流程。机器学习算法在评估和优化新型CMOS技术以及确定最重要的技术设计参数方面显示出巨大潜力。
作者：Chi-Shuen Lee, Brian Cline, Saurabh Sinha, Greg Yeric, and H.-S. Philip Wong
论文ID：2109.07915
分类：Emerging Technologies
分类简称：cs.ET
提交时间：2021-09-17