无时钟超低功耗位串行LVDS链路用于地址事件多芯片系统
摘要：一种功耗效率高的无节拍完全异步比特串级低压差分信号（LVDS）链路，并具有事件驱动的即时唤醒和自动休眠功能，优化用于神经形态芯片之间的高速异步地址事件的芯片间通信。所提出的LVDS链路利用级别编码双轨（LEDR）表示和令牌环架构来编码和传输数据，避免使用传统的大型ClockData Recovery（CDR）模块，其中包括耗电量高的DLL或PLL电路。我们在一台采用标准0.18微米CMOS工艺制造的设备上实现了LVDS电路。用于该块的总硅面积为0.14 mm^2。我们提供实验测量结果，证明在1.5 Gbps的比特率和32位事件宽度下，所提出的LVDS链路可以实现每秒35.7 M个事件的传输速率，接收机和发射机块的电流消耗分别为19.3 mA和3.57 mA。由于所采用的无节拍和即时开关设计选择，整个链路的功耗与数据传输速率呈线性关系。我们展示了在低事件速率（例如，<1k个事件/秒）下，电流消耗可以降低到次微安级别，其中发射机和接收机的电流消耗分别为80 nA和42 nA，主要由静态漏电电流决定。
作者：Ning Qiao and Giacomo Indiveri
论文ID：1908.06532
分类：Emerging Technologies
分类简称：cs.ET
提交时间：2019-08-20