CMOS-电浆晶体电路的模拟乘法器设计
摘要：基于CMOS晶体管电路的设计一直是工业电子领域模拟乘法器的常规方法。然而，先前的研究表明，根据晶体管的工作区域，如饱和或弱反转区域，电路可能面临输出范围和精度方面的问题。解决这个问题的一个可能的解决方案是选择以CMOS-存储电阻作为电路的基础。尽管存储电阻器研究仍然是一个不断发展和有前途的领域，但可以说其实现会带来许多好处，如增加电路密度和更高的计算速度等。此外，摩尔定律缩小晶体管尺寸的时代最终将结束。没人知道缩放范式的终结会在未来五年还是二十年内发生。因此，对于这个特定主题的研究非常重要。本文提出了一种使用CMOS和存储电阻器组件的模拟乘法器设计。主要目的是比较该乘法器的功耗、精度和输出范围等整体特性与常规乘法器的差异。设计的电路预计适用于低功率应用，并使用18um CMOS技术构建。电路模拟将使用SPICE软件进行。最后，将讨论通道调制和温度对乘法器性能的影响。
作者：Aidos Kanapyanov and Olga Krestinskaya
论文ID：1805.07680
分类：Emerging Technologies
分类简称：cs.ET
提交时间：2019-08-28