硬件仿真随机 p 位用于可逆逻辑
摘要：基于三端随机单元的逻辑和存储器是一种完全不同的范例，可以称为“p-bits”，其中输出是一个不断在0和1之间波动的随机电报信号，具有可调平均值。 p-bits可以互连，接收来自网络中其他单元的加权贡献，这些加权贡献不仅可以解决优化和推理问题，还可以以反向模式实现精确的布尔函数。这种布尔门的反向操作尤为引人注目：它们为给定的输出提供一致的输入，并为给定的一组输入提供唯一的输出。现有的准确可逆逻辑的演示非常有趣，但这些在计算机模拟中观察到的显著特性是否可以应用于硬件实现？本文使用个体微控制器来模拟p-bits，并呈现了使用48个p-bits的4位级联加法器和使用46个p-bits的4位乘法器工作在反向模式下作为质因数分解器的结果。我们的结果是实现基于纳米设备（如随机磁隧道结）的p-bits的第一步。
作者：Ahmed Zeeshan Pervaiz, Lakshmi Anirudh Ghantasala, Kerem Yunus Camsari, Supriyo Datta
论文ID：1705.01943
分类：Emerging Technologies
分类简称：cs.ET
提交时间：2017-09-14