芯片上机器学习加速器中用于寄生验证的准确互联测试结构
摘要：用于纳米技术节点时，特征尺寸迅速缩小，导线变窄变薄，导致高电阻电容并联效应，特别是电阻。整个系统性能由互连而不是器件所主导。因此，为了预测硅互连性能，准确测量和建模互连寄生效应至关重要。尽管过去已经开发了许多用于表征器件模型和布局效应的测试结构，但只有很少的测试结构适用于互连。然而，它们要么不适用于实际芯片实现，要么过于复杂无法嵌入。需要一种既简洁又全面的测试结构来捕捉真实芯片中的所有互连寄生效应。为了解决这个问题，本文介绍了一组测试结构，用于研究不同互连配置的时序性能（即传播延迟和串扰）。此外，还开发了一种经验模型来估计实际的RC寄生效应。与最先进的互连测试结构相比，新结构在尺寸上更紧凑，可以轻松嵌入芯片作为寄生变化监测器。我们在台积电28nm HPM工艺的测试芯片上验证了该结构。最近，该测试结构进一步修改以使用台积电7nm FF工艺识别严重的互连工艺问题，用于关键路径设计。
作者：Chun-Chen Liu, Oscar Law and Fei Li
论文ID：1701.03181
分类：Emerging Technologies
分类简称：cs.ET
提交时间：2017-03-13