抖动对亚同步时钟重定时电路的稳定时间的影响
摘要：时序抖动对从输入数据中恢复时钟的接收器的误码率（BER）会产生不良影响是众所周知的。然而，时序抖动也可能导致钟相位恢复电路的定解时间不断增加，尤其是在低摆动的中速同步系统中。重复器无低摆动芯片间互联需要中速同步重设电路。首先，讨论时序抖动如何导致钟相位恢复电路的定解时间大幅增加。然后，将电路建模为具有吸收态的马尔可夫链。马尔可夫链的平均吸收时间代表电路的平均定解时间。通过对电路进行行为仿真验证模型，仿真结果与模型预测相吻合。我们考虑具有以下特征的电路：（i）数据相关抖动，（ii）随机抖动，（iii）两者的组合。我们表明，定位校正的上下修正强度不匹配可以减少定解时间。特别地，10％的不匹配可以将平均定解时间减少高达40％。我们利用这一事实改善定解时间性能，并提出基于有偏训练序列和不匹配的电荷泵技术。我们还提出了一种可以在粗略先行模式下大幅减少定解时间的粗略+精细钟相位恢复电路。这些快速定解电路经过电路仿真验证。
作者：Naveen Kadayinti and Amitalok J. Budkuley and Maryam S. Baghini and Dinesh K. Sharma
论文ID：1604.00230
分类：Emerging Technologies
分类简称：cs.ET
提交时间：2019-12-06