快速协同处理和电路设计优化以克服碳纳米管变异
摘要：碳纳米管场效应晶体管（CNFETs）是在高度缩放的技术节点上构建高效能数字系统的有前途的选择。然而，碳纳米管（CNTs）本身具有变异性，降低电路产量，增加噪声易感性，并严重降低其预期的能源和速度优势。一体化探索和优化CNT处理选项和CNFET电路设计需要克服这一重大挑战。不幸的是，现有的此类探索和优化方法计算成本高，并且主要依赖试错性的临时技术。在本文中，我们提出了一个框架，快速评估CNT变异对电路延迟和噪声裕度的影响，并系统地探索CNT处理选项的广阔空间，以得出优化的CNT处理和CNFET电路设计准则。我们证明了我们的框架：1）运行速度比现有方法快100倍以上，2）准确识别最重要的CNT处理参数，以及CNFET电路设计参数（如CNFET尺寸和标准单元布局），以在不到5％的能量成本的情况下最大程度减小CNT变异对CNFET电路速度的影响，同时满足电路级噪声裕度和产量约束。
作者：Gage Hills, Jie Zhang, Max Marcel Shulaker, Hai Wei, Chi-Shuen Lee, Arjun Balasingam, H.-S. Philip Wong, Subhasish Mitra
论文ID：1507.05679
分类：Emerging Technologies
分类简称：cs.ET
提交时间：2016-11-17