未来大规模记忆电阻器交叉阵列：潜行路径电流对读取操作的限制
摘要：基于忆阻器件的被动交叉阵列在交叉点上具有很大的潜力，用于未来的高密度和非挥发性存储器。目前，忆阻器件交叉阵列面临的最大挑战是串扰电流问题。本文研究了具有固有整流行为的忆阻器件，用于抑制交叉阵列中的串扰电流。该设备模型采用Verilog-A语言实现，并进行仿真以与文献中提供的设备特性相匹配。然后，我们系统评估了采用我们提出的模型的大规模交叉阵列的读操作性能，评估指标包括读边际和功耗，同时考虑不同的交叉阵列尺寸、互连电阻值、HRS/LRS（高电阻态/低电阻态）值、整流比和不同的读取方案。本研究的结果是了解读边际、功耗、读取方案之间的权衡，并为电路设计人员提供改善基于存储器的交叉阵列结构性能的指导。此外，还研究了固有整流忆阻器件模型与其他忆阻器件模型的读操作性能比较。
作者：Yansong Gao, Omid Kavehei, Damith C. Ranasinghe, Said F. Al-Sarawi, Derek Abbott
论文ID：1507.02077
分类：Emerging Technologies
分类简称：cs.ET
提交时间：2015-07-09