使用硬件优化的三对角线求解器加速隐式有限差分方案在FPGAs中的应用
摘要：基于FPGA的硬件加速的Thomas算法设计和实现：Thomas Core。硬件算法结合FPGA的自定义数据流和低级并行性，将整体复杂度从8N降低到5N的串行算术操作，并通过并行化两个昂贵的除法几乎将整体延迟减半。结合数据流接口，将内存开销减少到每个N-三对角系统2个N长度的向量。Thomas Core允许多个独立的三对角系统连续并行求解，为许多数值计算提供高效可扩展的加速器。最后，我们在FPGA加速系统上提出了用于隐式有限差分方案的衍生品定价问题的应用，并研究了我们算法中使用固定点算术的使用和限制。
作者：Samuel Palmer
论文ID：1402.5094
分类：Computational Finance
分类简称：q-fin.CP
提交时间：2015-10-16