三维封装TSV的DRIE制造
摘要：使用新兴的3D芯片堆叠和MEMS/传感器封装技术，采用DRIE（深度反应离子刻蚀）来刻蚀硅相互连通孔（TSV）以实现先进的互连。互连步骤可以在CMOS制造之前或之后进行，每种情况都需要不同的刻蚀过程性能。我们对DRIE在刻蚀形貌、刻蚀速率和刻蚀深度方面的能力进行了综述。优秀的工具灵活性使得可以实现各种基本和复杂的形貌。与其他技术不同，DRIE有能力刻蚀从亚微米到毫米宽度的特征尺寸。DRIE的主要特点是刻蚀速率对总暴露面积和纵横比敏感。对于TSV应用，总暴露面积低于10\%时，可以实现高刻蚀速率。我们还进行了一项研究，以突出孔结构对填充步骤成功的重要性。此外，由于DRIE的高灵活性，我们还探索了将该技术用于晶圆薄化和等离子体分离的能力。
作者：M. Puech, Jean-Marc Thevenoud, J.M. Gruffat, N. Launay, N. Arnal, P. Godinat
论文ID：0805.0919
分类：Other Computer Science
分类简称：cs.OH
提交时间：2008-12-18